一、0.18μm CMOS工艺全集成LC谐振压控振荡器的优化设计（论文文献综述）
苏浩[1]（2021）在《基于TSMC 0.18μm的CMOS频率合成器的设计与验证》文中提出20世纪80年代以来,随着无线通信技术的发展,人们对频率合成技术的需求愈加迫切。近年来,移动通信标准从2G（GSM）,3G（CDMA）,4G（LTE）到5G（NR）不断演进和发展,需要GHz级别的频率发生器来提供本振频率,因此对输出高频稳定信号的频率合成器芯片的需求日益迫切。随着集成电路工艺的快速发展和无线通信市场的迫切需求,频率合成器开始朝着功耗低、易于集成和成本低的方向发展。电荷泵锁相环凭借其相位误差小,捕获范围大的优点,目前被广泛使用在频率合成器的设计之中。本文首先介绍了锁相环系统的理论基础,分析了锁相环各个组件的工作原理并进行了公式化表述,提出了抖动和相位噪声的基本概念和产生机理,介绍了非理想效应,并提出了能有效解决诸如鉴相器死区和电荷泵电流不匹配等非理想效应的方法。本文还对锁相环系统进行线性化的建模分析,通过传递函数分析锁相环系统的稳定性。本文引入了Leeson模型对压控振荡器的相位噪声进行了分析。随后通过Verilog-A编程语言对锁相环的各个模块进行了仿真,在确定锁相环系统的参数(参考频率fref=4MHz,输出频率fout范围在4.1GHz～4.4GHz之间,调节灵敏度Kvco为100MHz/Hz)之后,通过Verilog-A语言可以灵活地改变诸如压控振荡器自由振荡频率、KVCO和分频系数等参数,借助建模仿真结果可以方便地观察到各个参数对环路锁定时间和稳定性的影响,以便为后续原理图设计提供合适的参数。本文还分析了影响锁相环锁定速度的因素,可以通过增加电荷泵基准电流Icp或者环路滤波器等效电阻R的方式来提高锁定速度。接着我们进行电路原理图设计,在设计和验证锁相环各个模块之后,对锁相环系统进行瞬态前仿真。之后完成版图设计并进行后仿真,仿真结果表明,在经过20μs之后,锁相环正常锁定。最后我们测试引线键合后芯片的相位噪声性能,测试结果表明,当锁相环输出频率为4.3GHz时,功率仅为0.31d Bm,在频率偏移为1MHz时,测得的相位噪声为-81.83d Bc/Hz,具有良好的相位噪声性能。
袁昊煜[2]（2021）在《3GHz低噪声全集成锁相环的设计与实现》文中进行了进一步梳理锁相环已广泛应用于生成数模转换器,数字处理器以及高速链路中的各种时钟频率。它可以跟踪输入信号的频率和相位,并通过反馈分频器来实现频率的合成。在卫星通信和电子雷达应用中,S波段作为下传信号的重要频段,要保证其时钟源的宽调谐范围以及低锁定时间来达到频率扫描范围可控以及不同信道间的快速切换,同时优化其时钟源的非理想因素（如抖动与噪声）对整个系统也至关重要。本文瞄准国内市场中对S波段的超低噪声频率合成芯片的空缺,通过对各个模块进行噪声优化,设计实现了一个中心频率为S波段中心频率3GHz,频率覆盖2.8-3.2GHz的低噪声全集成锁相环芯片,并通过流片验证达到设计要求。本文通过建立锁相环线性近似模型,详细推导锁相环在接近锁定时环路的动态特性,并以此为基础分析各子模块引入噪声对锁相环总体相位噪声的影响,进而针对性的提出对各个模块的噪声优化方案来指导电路设计。利用电流模架构逻辑门高速以及高共模抑制比的特点,本文提出了一种新型的50%占空比的2～8分频高速预分频器。参考输入通道中加入倍频器模块来获得更高的鉴相频率,从而使输入频率较低时获得更好的噪声特性。压控振荡器采用带负阻的有源LC结构,使用低压差线性稳压器为其单独供电以抑制电源抑制比,提出了一种频率自校准算法以获得更宽的锁定频率范围以及更快的锁定时间,并集成压控振荡器和环路滤波器在片内,并预留扩展端口实现带宽可调。本文电路设计基于0.18μm Si Ge Bi CMOS工艺,对电路中各个模块的功能实现以及相位噪声进行了前后仿验证,最后对芯片整体进行了实测验证,验证结果表明本文设计锁相环能够在3GHz附近实现频率合成,锁相环归一化噪声本底为-222.3d Bc/Hz,12k Hz-20MHz积分抖动127.5 fs。
陈凌畅[3]（2021）在《低功耗小数分频锁相环频率综合器设计》文中研究指明本文基于物联网应用对低功耗芯片的迫切需求,设计实现了一个低功耗小数分频锁相环频率综合器。该系统包含自动频率控制电路,能够在Sub GHz频段下实现全自动锁定。本文首先介绍了锁相环系统架构,并建立了线性模型分析其传输特性,在此基础上分析了锁相环环路稳定性,并建立了噪声模型。然后设计了一个宽调谐范围的LC振荡器,它通过可变电容和电容阵列实现32条调谐曲线,并设计了自动增益控制模块补偿工作频率变化造成的谐振阻抗差异同时实现增益可调。此外,基于LC振荡器的噪声模型以及摆幅-电流特性,提出了以低功耗、低相位噪声为目标的优化设计方法。此外在锁相环频率综合器中设计了本振生成电路,该模块位于振荡器后,为收发机系统提供正交本振信号。它由高速分频器电路与高速缓冲器电路构成。对电流模逻辑以及CMOS两种最为常见的结构,从功耗和性能角度进行了对比分析。提出了不同工作频率下缓冲器电路的架构选择依据以及低功耗、小面积设计的优化方法。其次针对低功耗锁相环的设计需求,设计了低功耗电荷泵并针对其非理想特性进行了优化,采用三阶Delta Sigma调制器实现小数分频器,并设计了一个多模分频器与小数分频器模块互相适配。针对宽频带锁相环的工作特性设计了自动频率控制电路实现锁相环全自动锁定。最后提出了基于锁相环系统稳定性以及噪声传输特性的环路滤波器设计与参数优化方法。同时介绍了基于系统噪声特性的模块噪声优化方法。本文介绍了从架构选择、参数设计到性能优化的完整过程,并经过了流片验证。本设计在GSMC 0.13μm CMOS工艺下实现。测试结果如下,在1.2V的供电电压下,锁相环频率综合器包含缓冲器的总功耗为3.5m W。锁相环系统锁定在1.26GHz频率下时,相位噪声为-115d Bc/Hz@1MHz。芯片总面积为0.33mm2。
张杨[4]（2020）在《高可靠低噪声频率综合器设计技术研究》文中认为频率综合器不仅广泛应用于北斗导航卫星、遥感卫星及通信卫星等航天工程型号,而且在4G通信、5G通信、雷达测量、电子对抗等领域得到了广泛的应用。频率综合器给这些系统提供高精度的时钟、本振信号,频率综合器的频率范围、相位噪声、环路锁定时间等关键指标对系统的灵敏度以及信道切换有较大影响。正因如此,研究一款低相位噪声的频率综合器对于提升系统的关键特性具有重要的意义。针对各类通信系统对高性能频率综合器的应用需求,本论文设计了一款高可靠低噪声频率综合器电路。主流的频率综合技术有三种,直接模拟型频率综合器频率转换时间短、速度快,但芯片面积大且功耗较高;直接数字频率综合器均由数字电路构成,芯片面积小,功耗低,但受限于DAC的性能指标;锁相环型频率综合器具有集成度高,体积小,功耗低等优点且技术成熟,结合论文设计要求选用锁相环型频率综合器完成此次设计。鉴于低噪声的设计要求,本文选择噪声性能更好地整数型锁相环频率综合器。本文的创新点在于使用1/f噪声性能更优异的HBT管代替MOS管获得更好的噪声性能;采用低噪声结构完成对鉴频鉴相器的设计,通过MATLAB实现对频率综合器整体相位噪声的仿真。论文针对传统鉴频鉴相器关键路径过长以及死区效应等问题,提出了一种基于动态逻辑结构的电路,可以保证鉴频鉴相电路工作在更高的频率,减小了电路噪声;为了保证电路有足够的驱动能力,在SCL锁存器采样电路后设计驱动电路;针对压控振荡器中调谐范围和相位噪声难以兼得的问题,提出采用开关电容结构以保证宽的调谐范围和低的相位噪声。本文采用0.18um Si Ge Bi CMOS工艺,测试结果表明频率综合器电路能够产生1.7GHz-2.3GHz的射频输出信号（其中一个VCO的输出频段）;分频器可以实现600MHz-5GHz频率工作范围;鉴频鉴相器鉴相频率最高可达100MHz;频率综合器的归一化相位噪声达到-230d Bc/Hz,与国内、外最高水平相近,满足论文对低相噪频率综合器的设计要求。
张赟[5]（2020）在《基于有源电感和有源变压器的振荡器设计》文中指出电感电容压控振荡器和环形压控振荡器被广泛应用于无线和有线信道通信等场景中。集成电路技术的进步推动了通信系统的发展与应用。完全集成的压控振荡器是高速高性能通信系统IC的关键组成部分。振荡器的带宽和相位噪声等性能严重影响着通信收发机的频谱纯度和灵敏度。片内无源螺旋电感和变压器是目前主流应用中组成振荡器的重要元件,但是它们有着硅片面积大、品质因数（Q值）较低、电感值不可调谐等缺点。针对以上现状,本文开展了对IC内集成振荡器的电路实现的研究,将重点放在应用有源电感和有源变压器的完全集成压控振荡器的电路设计上,以提高性能并降低成本。本文主要内容及成果如下:1.设计了应用有源电感的完全集成电感电容压控振荡器电路。由晶体管级电路实现的有源电感可以实现电感值、频率范围和品质因数的片内可调。将特定有源电感电路应用于电感电容压控振荡器中,显着降低了硅片面积,提供了较大的振荡频率范围和较高的品质因数,且可以提供良好的相位噪声性能。2.设计了应用有源变压器的完全集成电感电容压控振荡器电路。有源变压器相对于螺旋变压器的主要优势在于电感的可调性。当由晶体管级电路实现的有源变压器被应用于电感电容压控振荡器时,可以有效降低硅片面积。3.研究了应用有源电感的完全集成环形压控振荡器电路。应用有源电感的环形压控振荡器可以有效改善阈值交叉点处输出电压的斜率,并显着提高振荡频率。4.提出了一种新型可调谐有源电感电路。该有源电感基于回转器-电容网络,在电路中增加辅助电容以补偿有源电感的电感值并增加可调节的频率范围。改变偏置电压等条件实现了电感值和品质因数的片内可调。5.提出了基于新型可调谐有源电感的完全集成压控振荡器的电路结构。对提出的完全集成压控振荡器电路进行仿真与版图设计,并将该电路的指标与近年来同类振荡器的性能指标进行了比较。本文设计的完全集成压控振荡器电路在某厂0.18μm-CMOS工艺下进行仿真,结果显示,1.8V的供电电压下振荡器总功耗为20.2m W;振荡频率范围在0.37～2.92GHz之间,振荡器调谐范围高达155%;当振荡频率为1.32GHz时,偏离该频率1 MHz处的相位噪声为-90.7d Bc/Hz。核心版图总面积仅为0.51mm×0.45mm。
卢彬清[6]（2020）在《基于130nm SiGe工艺的太赫兹宽调谐信号源的设计》文中研究说明位于毫米波和红外光之间的太赫兹频谱区域,由于缺乏高效的太赫兹辐射源、探测器及功能器件,其丰富的频谱资源尚未被充分开发利用,是当前学术界的研究热点。探索实现室温、高输出功率、连续可调谐和小型化的辐射源将大大促进太赫兹技术的研究,也是当前太赫兹领域的重要发展目标。为了开发在200～300GHz频率范围内工作的硅基无线电收发器和有源成像传感器,本课题主要目标是实现300GHz的可调谐的高功率信号源。本文首先介绍了太赫兹信号源架构中各个电路模块的基本原理,并对130 nm锗硅工艺下的异质结双极型晶体管的频率特性进行研究后,分别搭建了150GHz考毕兹压控振荡器与倍频器级联电路和150GHz考毕兹压控振荡器、缓冲放大器与倍频器级联电路进行前仿真。本文对版图设计中遇到的关键技术问题进行了归纳总结,主要包括:焊盘和铺地问题、金属层与线宽选择问题、减小寄生效应和耦合效应问题。版图中的互连线和电感主要采用微带线来实现,均需要自行建模和电磁场仿真。设计不同形状和尺寸的互连线和电感,从电磁仿真中对比得到最佳尺寸参数后,将其S参数代入Cadence Spectre中进行电路仿真,实现联合仿真。通过调试和优化,最终两种电路架构的性能指标均满足指标要求,且其中考毕兹压控振荡器、缓冲放大器与倍频器级联电路的输出信号功率比考毕兹压控振荡器与倍频器级联电路的大,但消耗直流功耗更多和相位噪声稍差些。本文基于130 nm硅锗工艺的异质结双极晶体管设计了两种工作于300GHz附近的宽频带调谐信号源,均已完成流片,芯片面积分别是524×495μm2（不含缓冲器）和524×540μm2（含缓冲器）。联合仿真结果显示:（1）考毕兹压控振荡器和倍频器级联的太赫兹信号源可实现290.8～316.6GHz的信号输出,相对调谐带宽为8.5%,在316GHz频率处输出功率最高可达–5.2dBm以及最高的DC-RF效率为0.33%,在1MHz偏移下具有–85.1dBc/Hz的相位噪声,总直流功耗为53.66mW。（2）考毕兹压控振荡器、缓冲放大器和倍频器级联的信号源可实现289.8～313.9GHz的信号输出,相对调谐带宽为7.98%,在302 GHz频率处输出功率最高可达–2.89dBm以及最高的DC-RF效率为0.96%,在1MHz偏移下具有–81.5dBc/Hz的相位噪声,总直流功耗为90.3mW。
何林[7]（2020）在《应用于WLAN 802.11b的压控振荡器及高速二分频器设计》文中进行了进一步梳理压控振荡器（Voltage Controlled Oscillator,VCO）是无线通讯系统中产生本振信号的核心模块。它与高速二分频器配合,可以产生正交差分信号。在无线局域网（Wireless Local Area Network,WLAN）应用中,802.11b具有避免网络冲突发生和大幅度提高网络效率等优点。因此,本文设计的应用于WLAN802.11b的压控振荡器及高速二分频器具有良好的工程背景和应用价值。本文基于40nm RF CMOS工艺设计的正交VCO工作频段覆盖2.4～2.5GHz。该正交VCO由VCO及高速二分频器构成,其中VCO工作频段覆盖4.8～5.0GHz,经过高速二分频器分频后,工作频段覆盖2.4～2.5GHz,并产生正交差分信号。为满足可穿戴设备的低功耗要求,压控振荡器采用了互补交叉耦合LC-VCO结构。在高速二分频电路的设计中,为降低功耗并减小正交误差,设计采用尾电流注入型注入锁定分频器（Injection Locked Frequency Divider,ILFD）结构对振荡器的输出信号进行二分频并产生正交信号。为满足低调谐增益和宽调谐范围的要求,VCO与ILFD设计均采用了四位二进制开关电容阵列结构。该结构利用分段调谐的方法实现低调谐增益,同时达到宽调谐范围以克服不同工艺角所产生频率偏差。在Cadence Spectre环境下的后仿真结果表明:在1.1V电源电压下,VCO的功耗小于2.98m A,工作频率范围为4.72～5.24 GHz,调谐增益小于249.88MHz/V,相位噪声低于-115.31d Bc/Hz@1MHz。ILFD的功耗小于2.57m A,分频范围为4.72～5.24GHz。VCO与ILFD构成的级联电路版图面积约为1.31mm2。本课题设计的基于40nm RF CMOS工艺的电路各项性能均满足设计指标要求,流片验证后可以应用于无线通信系统的锁相环中。
宗嘉[8]（2020）在《C波段频率综合器的环路建模及低相噪VCO的电路设计》文中研究指明本文面向5G通信系统中的高速应用,基于电荷泵锁相环结构设计了频率覆盖范围为1GHz-8GHz的全集成∑-（?）小数频率合成器。全频率范围由两个片内压控振荡器（VCO）覆盖,自动频率控制电路（AFC）自动选择VCO子频段,滤波器位于片外。论文从研究背景和意义出发,阐述了频率合成器的基本工作原理和性能指标,在此基础上确定了系统结构。分析了电荷泵锁相环（CPLL）的线性模型和相位噪声模型,在选用三阶无源滤波器的情况下,计算了各电路的相位传递函数,为CPLL的建模（包含抖动）做准备。本文依据CPLL的原理和线性化模型计算环路参数,并基于Verilog-A实现地锁相环模型对环路参数进行了分析评估和优化设计。在模块电路方面,文章详细论述了VCO电路的设计,包含VCO的参数选取、相噪优化以及版图绘制。论文最后给出了频率合成器版图绘制的细节以及环路测试方案和测试结果。该频率合成器使用0.18mm SiGe BiCMOS工艺设计,测试结果显示低频VCO频率覆盖3.88GHz-5.772GHz范围,高频VCO频率覆盖5.47GHz-7.75GHz范围,因此VCO频率总覆盖范围为3.88GHz-7.75GHz。由于VCO的输出缓冲设计含2分频和4分频选项,频率综合器的输出频率可覆盖1GHz-7.75GHz,完全适用于5G技术的sub-6G频段。测试结果表明参考频率为50MHz时频率合成器6GHz处的相噪为-114.5d Bc/Hz@1MHz,-87d Bc/Hz@10k Hz。
宋婷[9]（2020）在《应用于WLAN 802.11b的CMOS正交压控振荡器设计》文中进行了进一步梳理无线局域网（WLAN,Wireless Local Area Network）是计算机网络与无线通信技术相结合的产物,其灵活性和移动性等特点使WLAN在工业、医疗和军事等领域迅猛发展。随着无线局域网的发展成熟,对射频收发芯片的性能提出了进一步的要求。反映到射频收发芯片的组成模块频率合成器,就要求频率合成器在低功耗的同时提供高频谱纯度高匹配度的正交四路信号。因此,正交压控振荡器（QVCO,Quadrature Voltage Controlled Oscillator）作为频率合成器的核心模块,对其的研究和设计具有重大的理论和工程价值。本论文的正交VCO由间接衬底耦合的两个完全一样的电感电容压控振荡器构成,采用PMOS管作为LC谐振腔和背栅二极管之间的缓冲器,增强了耦合强度。单个压控振荡器采用全差分互补交叉耦合结构,能够在更低的功耗下起振。正交VCO电路采用3位开关电容阵列覆盖频率范围,采用3位尾电阻阵列实现工艺修调。本次设计基于Cadence仿真平台,采用40nm CMOS工艺。工艺角TT及温度（-40/27/85℃）条件下,后仿真结果为:电源电压1.1V下,核心工作电流小于3m A,调谐范围覆盖2.4～2.4835GHz,1MHz的相位噪声优于-121d Bc/Hz,输出相位误差优于0.86°。本次设计的CMOS正交压控振荡器性能满足设计指标要求,经流片验证后可以应用于无线局域网射频收发芯片中。
高少璞[10]（2020）在《一种低压低功耗小数分频锁相环设计》文中指出随着移动医疗技术的不断发展,一些可穿戴和植入式的健康监护设备开始普及,这些设备依赖无线通信系统进行信息传输。但是,这些设备难以获得持续有效的能量来源,所以需要低能量消耗的无线通信系统来满足其正常使用。锁相环作为无线通信系统中的重要单元电路,其功耗占据了系统功耗的主要部分。此外,随着集成电路领域的持续发展,CMOS制造工艺的尺寸不断减小,电路设计的电源电压不断降低。因此必须设计低压低功耗的锁相环来满足以上的发展趋势。本文围绕低压低功耗锁相环进行展开,完成了一款低压低功耗小数分频锁相环芯片的设计,并对其中的关键模块电荷泵和VCO着重进行了优化设计,本文的主要工作包括以下三个方面:首先,对锁相环的整体和模块进行了详细研究,并建立了锁相环的S域线性时不变模型,分析了环路的稳定性和动态特性。此外,推导了锁相环内部模块的相位噪声传输函数,得到了锁相环环路的相位噪声传输函数,为相位噪声优化提供了理论依据。然后本文提出了两个主要创新点。1、提出了一种基于动态电流补偿的低功耗低电流失配电荷泵电路。通过基于电阻的精确电流复制结构,实现了电荷泵的电流失配降低到1%以下。同时,所提出的结构引入了一路额外的补偿电流,这降低了电荷泵的功耗,最终其功耗仅为0.64m W。2、低电源电压条件下,B类VCO的低相噪设计变得十分困难。而C类VCO适合于低压条件下的设计,但实际设计中,C类VCO存在起振困难和相噪对PVT变化敏感的问题。为此,本文提出了低功耗低相位噪声的双数字环路控制C类VCO。振幅控制环路稳定振幅,降低了VCO对PVT变化的敏感程度。自适应偏置环路调节交叉耦合对管的栅极电压来优化VCO的相噪性能。同时,该VCO在不同PVT条件下都能可靠起振。基于SMIC 0.18μm射频CMOS工艺实现了该VCO芯片,芯片面积为1.05×1.05mm2。测试结果表明,该VCO的相位噪声为-121.3d Bc/Hz@1MHz,整体功耗小于1.45m W。对于锁相环的其它模块,如数字ΔΣ调制器和分频器等,本文也进行了详细的研究。最终,基于SMIC 0.18μm射频CMOS工艺设计了一款低压低功耗的小数分频锁相环芯片。芯片的总面积为1.5×1.5mm2,最低供电电压为0.8V。仿真结果表明,锁相环的四个子带覆盖2.24-2.85GHz的输出频率范围,锁定时间不高于60μs。锁相环在0.8V电源电压下整体功耗小于2.66m W。锁相环在1MHz频率偏移处的相位噪声小于-120.1 d Bc/Hz,且由温度和工艺角变化造成的相位噪声性能偏移不超过2.8d B。
二、0.18μm CMOS工艺全集成LC谐振压控振荡器的优化设计（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、0.18μm CMOS工艺全集成LC谐振压控振荡器的优化设计（论文提纲范文）
（1）基于TSMC 0.18μm的CMOS频率合成器的设计与验证（论文提纲范文）
| 摘要 |
| abstract |
| 1.绪论 |
| 1.1 研究工作背景与意义 |
| 1.2 频率合成技术国内外进展状况 |
| 1.2.1 国内研究现状 |
| 1.2.2 国外研究现状 |
| 1.3 集成电路工艺介绍和设计流程 |
| 1.3.1 集成电路工艺 |
| 1.3.2 本文所采用的工艺 |
| 1.3.3 集成电路流程 |
| 1.4 论文组织 |
| 2.锁相环电路基本理论 |
| 2.1 锁相环工作原理及相关参数 |
| 2.2 抖动和相位噪声 |
| 2.2.1 抖动的定义 |
| 2.2.2 相位噪声的定义 |
| 2.3 PFD电路理论基础 |
| 2.3.1 PFD电路工作原理 |
| 2.3.2 PFD电路常见指标 |
| 2.3.3 PFD结构分类 |
| 2.3.4 PFD设计指标 |
| 2.4 电荷泵理论基础 |
| 2.4.1 电荷泵工作原理 |
| 2.4.2 电荷泵性能指标 |
| 2.4.3 常用CP结构 |
| 2.4.4 电流镜的结构 |
| 2.4.5 运算放大器工作原理 |
| 2.5 环路滤波器理论基础 |
| 2.6 VCO理论基础 |
| 2.6.1 VCO工作原理 |
| 2.6.2 VCO几个重要性能参数 |
| 2.6.3 平面螺旋电感 |
| 2.6.4 常见压控振荡器 |
| 2.6.5 VCO的相位噪声 |
| 2.7 分频器理论基础 |
| 2.7.1 分频器种类 |
| 2.7.2 可编程分频器工作原理 |
| 2.8 电荷泵锁相环的线性模型和稳定性分析 |
| 2.8.1 环路的线性化模型和传递函数 |
| 2.8.2 环路稳定性分析 |
| 2.8.3 环路传递函数 |
| 3.锁相环电路系统级建模和仿真 |
| 3.1 锁相环快速锁定技术 |
| 3.2 基于Verilog-A的锁相环建模仿真 |
| 3.2.1 Verilog-A的鉴频鉴相器建模仿真 |
| 3.2.2 Verilog-A的电荷泵建模仿真 |
| 3.2.3 Verilog-A的压控振荡器建模仿真 |
| 3.2.4 Verilog-A的分频器建模仿真 |
| 3.2.5 锁相环整体仿真 |
| 4.频率合成器电路设计及仿真 |
| 4.1 PFD电路设计 |
| 4.1.1 死区消除电路设计 |
| 4.1.2 触发器设计 |
| 4.1.3 相关门级电路的设计与优化 |
| 4.2 CP设计 |
| 4.2.1 基准电流源的设计 |
| 4.2.2 运算放大器的设计 |
| 4.2.3 CP电路和环路滤波器仿真结果 |
| 4.3 VCO电路设计 |
| 4.3.1 电路结构 |
| 4.3.2 电路仿真 |
| 4.4 分频器电路设计 |
| 4.4.1 16/17 双模分频器原理 |
| 4.4.2 16/17 双模分频器的仿真 |
| 4.4.3 可编程分频器 |
| 4.5 整体电路设计 |
| 5.版图设计及测试 |
| 5.1 数模混合电路版图设计准则 |
| 5.1.1 匹配设计 |
| 5.1.2 寄生参数的优化 |
| 5.1.3 可靠性设计 |
| 5.1.4 数模混合电路设计 |
| 5.2 版图设计 |
| 5.3 测试电路设计 |
| 6.总结和展望 |
| 6.1 结论 |
| 6.2 进一步研究工作的方向 |
| 参考文献 |
| 攻读硕士期间发表的论文及所取得的研究成果 |
| 致谢 |
（2）3GHz低噪声全集成锁相环的设计与实现（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究工作的背景与意义 |
| 1.2 国内外研究现状 |
| 1.3 本文的主要内容与结构安排 |
| 第二章 锁相环建模及噪声分析 |
| 2.1 锁相环的动态响应 |
| 2.2 锁相环的噪声分析 |
| 2.3 锁相环中各模块的噪声 |
| 2.3.1 工艺的选取 |
| 2.3.2 分频器的噪声分析与优化 |
| 2.3.3 电荷泵的噪声分析与优化 |
| 2.3.4 压控振荡器的噪声分析与优化 |
| 2.4 抖动的简单概念 |
| 2.5 本章小结 |
| 第三章 3GHz锁相环电路实现 |
| 3.1 电路总体架构 |
| 3.2 LDO与基准电路 |
| 3.2.1 基准电路原理与电路设计 |
| 3.2.2 基准电路仿真与验证 |
| 3.2.3 低噪声LDO的电路设计与仿真 |
| 3.3 分频器电路 |
| 3.3.1 预分频器电路设计与仿真 |
| 3.3.2 反馈分频器 |
| 3.3.3 参考分频器 |
| 3.3.4 倍频器 |
| 3.3.5 占空比调整电路 |
| 3.3.6 分频器电路的仿真验证 |
| 3.4 鉴频鉴相器 |
| 3.4.1 鉴频鉴相器原理以及电路设计 |
| 3.4.2 鉴频鉴相器电路的仿真验证 |
| 3.5 电荷泵 |
| 3.5.1 电荷泵原理以及电路设计 |
| 3.5.2 电荷泵电路仿真验证 |
| 3.6 锁定检测 |
| 3.6.1 锁定检测原理以及电路设计 |
| 3.6.2 锁定检测仿真验证 |
| 3.7 压控振荡器 |
| 3.7.1 振荡器的原理以及常见的架构 |
| 3.7.2 压控振荡器电路设计 |
| 3.7.3 压控振荡器电路仿真验证 |
| 3.8 本章小结 |
| 第四章 3GHz锁相环后端设计与测试 |
| 4.1 可靠性设计 |
| 4.1.1 电路可靠性设计 |
| 4.1.2 版图可靠性设计 |
| 4.2 版图设计与后仿验证 |
| 4.3 芯片实测 |
| 4.4 本章总结 |
| 第五章 全文总结与展望 |
| 5.1 全文总结 |
| 5.2 后续工作展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（3）低功耗小数分频锁相环频率综合器设计（论文提纲范文）
| 致谢 |
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 论文的研究背景及意义 |
| 1.3 论文研究内容与创新点 |
| 1.4 论文组织架构 |
| 第2章 锁相环系统分析 |
| 2.1 锁相环工作原理 |
| 2.2 锁相环线性模型 |
| 2.2.1 压控振荡器 |
| 2.2.2 环路滤波器 |
| 2.2.4 系统传输函数 |
| 2.3 锁相环稳定性分析 |
| 2.3.1 一阶锁相环 |
| 2.3.2 二阶锁相环 |
| 2.4 电荷泵锁相环 |
| 2.5 锁相环噪声分析 |
| 2.5.1 整数分频锁相环 |
| 2.5.2 小数分频锁相环 |
| 第3章 压控振荡器研究与设计 |
| 3.1 环形振荡器和LC振荡器 |
| 3.1.1 环形振荡器 |
| 3.1.2 LC振荡器 |
| 3.1.3 环形振荡器与LC振荡器比较 |
| 3.2 LC振荡原理分析 |
| 3.2.1 振荡器的工作原理 |
| 3.2.2 负阻振荡模型 |
| 3.3 LC振荡器噪声模型 |
| 3.3.1 相位噪声的定义 |
| 3.3.2 相位噪声模型 |
| 3.4 LC振荡器架构 |
| 3.5 LC振荡器设计 |
| 3.5.1 摆幅与电流设计 |
| 3.5.2 自动增益控制电路 |
| 3.5.3 调谐范围设计 |
| 第4章 高速分频器与缓冲器研究与设计 |
| 4.1 CML结构 |
| 4.1.1 分频器工作原理 |
| 4.1.2 分频器优化过程 |
| 4.1.3 CML缓冲器 |
| 4.2 CMOS结构 |
| 4.2.1 CMOS分频器概述 |
| 4.2.2 CMOS分频器A |
| 4.2.3 CMOS分频器B |
| 4.2.4 CMOS缓冲器 |
| 4.3 CML与CMOS结构对比 |
| 4.3.1 集成面积 |
| 4.3.2 电路功耗 |
| 4.3.3 优劣对比 |
| 4.3.4 选择分析 |
| 第5章 锁相环频综系统设计与实现 |
| 5.1 压控振荡器设计 |
| 5.1.1 电感 |
| 5.1.2 版图 |
| 5.1.3 振荡信号波形 |
| 5.1.4 功耗 |
| 5.1.5 调谐曲线 |
| 5.1.6 噪声特性 |
| 5.2 低频模块设计 |
| 5.2.1 鉴相器 |
| 5.2.2 电荷泵 |
| 5.2.3 PFD-CP联合仿真 |
| 5.2.4 环路滤波器 |
| 5.3 整数分频器设计 |
| 5.4 数字部分设计 |
| 5.4.1 小数分频器 |
| 5.4.2 自动频率控制 |
| 5.5 锁相环系统仿真 |
| 5.5.1 系统瞬态仿真 |
| 5.5.2 系统噪声特性 |
| 5.5.3 锁相环版图 |
| 第6章 测试 |
| 6.1 锁相环测试说明 |
| 6.1.1 测试电路 |
| 6.1.2 环路滤波器 |
| 6.1.3 封装测试 |
| 6.2 锁相环测试结果 |
| 6.2.1 频谱 |
| 6.2.2 噪声 |
| 6.2.3 功耗 |
| 第7章 总结与展望 |
| 7.1 工作总结 |
| 7.2 研究展望 |
| 参考文献 |
| 硕士在读期间研究成果 |
（4）高可靠低噪声频率综合器设计技术研究（论文提纲范文）
| 摘要 |
| Abstract |
| 1.绪论 |
| 1.1 课题研究背景 |
| 1.2 研究目的及意义 |
| 1.3 国内外发展现状及趋势 |
| 1.3.1 国外发展现状及趋势 |
| 1.3.2 国内发展现状及趋势 |
| 1.4 本文主要创新 |
| 1.5 本文的主要工作和结构安排 |
| 1.6 小结 |
| 2.频率综合器原理 |
| 2.1 频率综合器种类 |
| 2.1.1 直接模拟频率综合器 |
| 2.1.2 锁相环频率综合器 |
| 2.1.3 直接数字频率综合器 |
| 2.2 频率综合器主要性能指标 |
| 2.2.1 相位噪声 |
| 2.2.2 频率分辨率 |
| 2.2.3 频率调谐范围 |
| 2.2.4 杂散 |
| 2.2.5 锁定时间 |
| 2.3 小结 |
| 3.频率综合器系统设计 |
| 3.1 频率综合器参数设计 |
| 3.2 频率综合器线性模型 |
| 3.2.1 PFD线性模型 |
| 3.2.2 环路滤波器线性模型 |
| 3.2.3 VCO线性模型 |
| 3.2.4 分频器线性模型 |
| 3.3 频率综合器噪声模型 |
| 3.4 小结 |
| 4.低噪声频率综合器电路设计技术 |
| 4.1 鉴频鉴相器设计技术 |
| 4.1.1 鉴频鉴相器基本结构 |
| 4.1.2 低噪声鉴频鉴相器设计 |
| 4.2 宽带高速分频器设计技术 |
| 4.2.1 分频器基本结构 |
| 4.2.2 双模分频器设计 |
| 4.2.3 可编程双模分频器设计 |
| 4.3 压控振荡器设计技术 |
| 4.3.1 LC振荡器基本理论 |
| 4.3.2 LC振荡器电容电感设计 |
| 4.3.3 LC振荡器整体设计与仿真 |
| 4.3.4 LC振荡器噪声优化 |
| 4.4 小结 |
| 5.整体版图设计及测试验证 |
| 5.1 版图设计 |
| 5.2 测试验证 |
| 5.2.1 测试环境 |
| 5.2.2 测试方案 |
| 5.2.3 测试结果 |
| 5.3 小结 |
| 总结与后续工作展望 |
| 参考文献 |
| 攻读硕士学位期间发表学术论文情况 |
| 致谢 |
（5）基于有源电感和有源变压器的振荡器设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 研究现状 |
| 1.2.1 片内集成的无源螺旋电感和无源螺旋变压器 |
| 1.2.2 有源电感和有源变压器的应用 |
| 1.3 论文研究内容 |
| 1.4 论文组织架构 |
| 第二章 压控振荡器、有源电感和有源变压器的理论分析 |
| 2.1 压控振荡器的工作原理 |
| 2.2 有源电感的理论分析 |
| 2.2.1 有源电感工作原理 |
| 2.2.2 有源电感的特性 |
| 2.3 有源变压器的理论分析 |
| 2.3.1 有源变压器工作原理 |
| 2.3.2 有源变压器的特性 |
| 2.4 本章小结 |
| 第三章 基于有源电感和有源变压器的集成LC压控振荡器 |
| 3.1 LC压控振荡器 |
| 3.1.1 基于片内螺旋电感的LC压控振荡器 |
| 3.1.2 基于片内螺旋变压器的LC压控振荡器 |
| 3.2 基于有源电感的完全集成LC压控振荡器 |
| 3.2.1 应用于LC压控振荡器的有源电感的晶体管级电路实现 |
| 3.2.2 应用电流复用有源电感的完全集成LC压控振荡器 |
| 3.2.3 应用交叉耦合有源电感的完全集成LC压控振荡器 |
| 3.3 基于有源变压器的完全集成LC压控振荡器 |
| 3.3.1 应用于LC压控振荡器的有源变压器的晶体管级电路实现 |
| 3.3.2 应用电流复用有源变压器的完全集成LC压控振荡器 |
| 3.4 基于有源电感和有源变压器的完全集成正交LC压控振荡器 |
| 3.5 本章小结 |
| 第四章 基于有源电感的集成环形压控振荡器 |
| 4.1 环形压控振荡器 |
| 4.2 环形压控振荡器中有源电感的晶体管级电路实现 |
| 4.3 基于有源电感的源耦合环形压控振荡器 |
| 4.4 基于有源电感的交叉耦合环形压控振荡器 |
| 4.5 基于有源电感的P-K环形压控振荡器 |
| 4.6 本章小结 |
| 第五章 基于可调谐有源电感的完全集成压控振荡器 |
| 5.1 新型可调谐有源电感 |
| 5.1.1 可调谐有源电感的电路结构与工作原理 |
| 5.1.2 可调谐有源电感电路仿真 |
| 5.2 基于可调谐有源电感的完全集成压控振荡器的设计 |
| 5.2.1 完全集成压控振荡器 |
| 5.2.2 差分负电阻 |
| 5.3 仿真结果与性能分析 |
| 5.3.1 时域输出仿真波形 |
| 5.3.2 振荡频率随控制电压的变化 |
| 5.3.3 相位噪声 |
| 5.3.4 版图设计 |
| 5.3.5 完全集成压控振荡器性能指标与相关文献的比较 |
| 5.4 本章小结 |
| 第六章 总结和展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（6）基于130nm SiGe工艺的太赫兹宽调谐信号源的设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.2 研究意义 |
| 1.3 研究现状 |
| 1.4 论文研究内容 |
| 1.5 论文组织结构 |
| 第二章 太赫兹信号源的设计理论 |
| 2.1 太赫兹信号源的电路架构 |
| 2.2 考毕兹压控振荡器的基本原理 |
| 2.2.1 反馈振荡分析考毕兹振荡电路 |
| 2.2.2 负阻振荡分析考毕兹振荡电路 |
| 2.3 压控振荡器的性能参数 |
| 2.3.1 主要性能指标 |
| 2.3.2 调谐范围分析 |
| 2.4 倍频器理论 |
| 2.4.1 倍频器的基本原理 |
| 2.4.2 倍频器的分类和实现方案 |
| 2.5 本章小结 |
| 第三章 300GHz信号源的设计与前仿真 |
| 3.1 晶体管频率特性的仿真 |
| 3.1.1 特征频率 |
| 3.1.2 单位功率增益频率 |
| 3.2 150GHz基波VCO的设计 |
| 3.2.1 起振与调谐范围分析 |
| 3.2.2 可变电容的设计与仿真 |
| 3.2.3 VCO的尾电流源设计 |
| 3.2.4 VCO的前仿真结果与分析 |
| 3.3 二倍频器的设计 |
| 3.4 缓冲放大器的设计 |
| 3.5 整体电路的前仿真结果与分析 |
| 3.5.1 压控振荡器与二倍频器级联电路的前仿真 |
| 3.5.2 压控振荡器、缓冲放大器与二倍频器级联电路的前仿真 |
| 3.6 本章小结 |
| 第四章 300GHz信号源的版图设计与联合仿真 |
| 4.1 版图设计 |
| 4.1.1 压控振荡器与二倍频器级联电路的版图设计 |
| 4.1.2 压控振荡器、缓冲放大器与二倍频器级联电路的版图设计 |
| 4.2 无源元件的电磁场仿真 |
| 4.2.1 互连线的电磁场仿真 |
| 4.2.2 无源电感的电磁场仿真 |
| 4.3 联合仿真结果与分析 |
| 4.3.1 压控振荡器与二倍频器级联电路的联合仿真 |
| 4.3.2 压控振荡器、缓冲放大器与二倍频器级联电路的联合仿真 |
| 4.4 本章小结 |
| 第五章 300GHz信号源的测试 |
| 5.1 芯片图 |
| 5.2 测试方案 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 作者简介 |
| 致谢 |
（7）应用于WLAN 802.11b的压控振荡器及高速二分频器设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 课题背景与意义 |
| 1.2 国内外研究现状 |
| 1.3 研究内容与设计指标 |
| 1.3.1 研究内容 |
| 1.3.2 设计指标 |
| 1.4 论文组织与结构安排 |
| 第二章 振荡器及高速二分频器相关理论 |
| 2.1 振荡器概述 |
| 2.2 压控环形振荡器 |
| 2.3 LC交叉耦合振荡器 |
| 2.3.1 正反馈系统分析法 |
| 2.3.2 负阻电路分析法 |
| 2.4 常见的LC交叉耦合振荡器结构的介绍 |
| 2.4.1 单交叉耦合LC-VCO |
| 2.4.2 互补交叉耦合LC-VCO |
| 2.4.3 C类偏置LC-VCO |
| 2.5 振荡器的主要性能参数 |
| 2.6 振荡器相位噪声分析 |
| 2.6.1 相位噪声概述 |
| 2.6.2 线性时不变相位噪声模型 |
| 2.6.3 线性时变相位噪声模型 |
| 2.6.4 压控振荡器的数学模型 |
| 2.7 高速二分频器结构的选择 |
| 2.8 注入锁定分频器概述 |
| 2.9 注入锁定分频器常见结构介绍 |
| 2.9.1 尾电流注入型ILFD |
| 2.9.2 串联峰化型ILFD |
| 2.9.3 直接注入型ILFD |
| 2.9.4 双端混频直接注入型ILFD |
| 2.10 尾电流源注入型ILFD锁定原理简介 |
| 2.11 本章总结 |
| 第三章 压控振荡器及注入锁定分频器设计 |
| 3.1 压控振荡器设计 |
| 3.1.1 VCO结构的选择 |
| 3.1.2 偏置电流源电路的选择 |
| 3.1.3 可变电容及开关电容阵列的选择 |
| 3.1.4 电感的选择 |
| 3.1.5 交叉耦合对管尺寸的选择 |
| 3.1.6 VCO相位噪声优化设计 |
| 3.2 注入锁定分频器电路设计 |
| 3.2.1 ILFD结构的选择 |
| 3.2.2 谐振腔的选择 |
| 3.2.3 尾电流源及交叉耦合对管的选择 |
| 3.2.4 谐振腔优化设计 |
| 3.3 电路级联设计 |
| 3.3.1 VCO与 ILFD的级联设计 |
| 3.3.2 输出缓冲电路的设计 |
| 3.3.3 电路级联结构 |
| 3.3.4 电路器件参数 |
| 3.4 VCO电路前仿真结果与分析 |
| 3.4.1 TT工艺角前仿真结果 |
| 3.4.2 SS工艺角前仿真结果 |
| 3.4.3 FF工艺角前仿真结果 |
| 3.5 ILFD电路与级联电路前仿真结果与分析 |
| 3.5.1 TT工艺角前仿真结果 |
| 3.5.2 SS工艺角前仿真结果 |
| 3.5.3 FF工艺角前仿真结果 |
| 3.6 本章总结 |
| 第四章 电路后仿真与测试方案 |
| 4.1 电路版图设计 |
| 4.2 VCO电路后仿真结果与分析 |
| 4.2.1 TT工艺角后仿真结果 |
| 4.2.2 SS工艺角后仿真结果 |
| 4.2.3 FF工艺角后仿真结果 |
| 4.3 ILFD电路与级联电路后仿真结果与分析 |
| 4.3.1 TT工艺角后仿真结果 |
| 4.3.2 SS工艺角后仿真结果 |
| 4.3.3 FF工艺角后仿真结果 |
| 4.4 仿真结果与设计指标的对比分析 |
| 4.5 电路测试方案 |
| 4.5.1 测试仪器 |
| 4.5.2 电路引脚说明 |
| 4.5.3 瞬态输出波形测试 |
| 4.5.4 调谐曲线与相位噪声测试 |
| 4.6 本章总结 |
| 第五章 总结与展望 |
| 5.1 工作总结 |
| 5.2 工作展望 |
| 参考文献 |
| 致谢 |
| 攻读硕士学位期间发表的论文 |
| 附录 |
（8）C波段频率综合器的环路建模及低相噪VCO的电路设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 研究现状 |
| 1.2.1 频率综合器研究现状 |
| 1.2.2 压控振荡器研究现状 |
| 1.3 研究内容和设计指标 |
| 1.4 论文组织结构 |
| 第二章 频率综合器基本原理 |
| 2.1 频率综合器分类 |
| 2.1.1 直接频率综合器 |
| 2.1.2 基于锁相环的频率综合器 |
| 2.2 频率综合器的性能指标 |
| 2.3 电荷泵锁相环的线性化模型 |
| 2.3.1 鉴频鉴相器和电荷泵的线性化模型 |
| 2.3.2 环路滤波器的线性化模型 |
| 2.3.3 压控振荡器的线性化模型 |
| 2.3.4 分频器的线性化模型 |
| 2.3.5 ∑-?调制器的线性化模型 |
| 2.3.6 锁相环环路的线性化模型 |
| 2.4 电荷泵锁相环的相位噪声模型 |
| 2.5 小结 |
| 第三章 电荷泵锁相环的建模与环路设计 |
| 3.1 基于Verilog-A的电荷泵锁相环的行为级建模 |
| 3.1.1 电荷泵锁相环的时域抖动 |
| 3.1.2 鉴频鉴相器与电荷泵的行为级建模 |
| 3.1.3 分频器的行为级建模 |
| 3.1.4 压控振荡器的行为级建模 |
| 3.1.5 CPLL的整体环路行为级建模 |
| 3.2 基于Matlab的电荷泵锁相环的相噪建模 |
| 3.2.1 CPLL相位噪声建模 |
| 3.2.2 CPLL相噪的拟合结果 |
| 3.3 频率综合器环路参数的设计 |
| 3.3.1 参考频率与分频比 |
| 3.3.2 电荷泵充放电电流和VCO调谐增益 |
| 3.3.3 环路带宽 |
| 3.3.4 环路稳定性分析 |
| 3.3.5 环路参数总结 |
| 3.4 频率综合器的整体时序设计 |
| 3.5 小结 |
| 第四章 压控振荡器的设计 |
| 4.1 压控振荡器的概述 |
| 4.1.1 压控振荡器的基本工作原理 |
| 4.1.2 压控振荡器的性能指标 |
| 4.2 压控振荡器的种类 |
| 4.2.1 环形振荡器 |
| 4.2.2 LC振荡器 |
| 4.2.3 压控振荡器的结构选择 |
| 4.3 负阻型LC-VCO的设计 |
| 4.3.1 负阻型LC-VCO的基本工作原理 |
| 4.3.2 压控振荡器的参数设计 |
| 4.3.3 压控振荡器的相噪优化 |
| 4.3.4 压控振荡器的整体电路的设计 |
| 4.4 压控振荡器的后仿与测试 |
| 4.4.1 VCO后仿结果 |
| 4.4.2 VCO测试结果 |
| 4.5 小结 |
| 第五章 频率综合器版图设计和芯片测试 |
| 5.1 频率综合器的版图设计 |
| 5.1.1 版图设计原理 |
| 5.1.2 频率综合器的版图布局 |
| 5.2 频率综合器的测试方案与结果 |
| 5.2.1 频率综合器的测试方案 |
| 5.2.2 频率综合器的测试结果 |
| 5.3 小结 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 致谢 |
| 参考文献 |
（9）应用于WLAN 802.11b的CMOS正交压控振荡器设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 课题研究背景 |
| 1.2 国内外研究现状 |
| 1.3 研究内容与设计指标 |
| 1.3.1 研究内容 |
| 1.3.2 设计指标 |
| 1.4 论文组织 |
| 第二章 锁相环频率合成器和压控振荡器基本原理 |
| 2.1 锁相环频率合成器 |
| 2.1.1 锁相环频率合成器的分类 |
| 2.1.2 锁相环频率合成器基本结构 |
| 2.2 压控振荡器基本原理 |
| 2.2.1 压控振荡器概述 |
| 2.2.2 环形振荡器与电感电容振荡器 |
| 2.2.3 正交信号产生方式 |
| 2.2.4 常见的正交耦合方式 |
| 2.2.5 相位噪声 |
| 2.3 小结 |
| 第三章 正交VCO的设计及前仿真 |
| 3.1 正交VCO的设计 |
| 3.1.1 正交信号产生的方式 |
| 3.1.2 电感的选取 |
| 3.1.3 负阻管的设计 |
| 3.1.4 可变电容的选取 |
| 3.1.5 开关电容阵列的设计 |
| 3.1.6 缓冲器的设计 |
| 3.2 正交VCO电路的优化 |
| 3.2.1 相位噪声的优化 |
| 3.2.2 功耗的优化 |
| 3.2.3 正交特性的优化 |
| 3.2.4 开关电容阵列的优化 |
| 3.3 正交压控振荡器的前仿真 |
| 3.4 小结 |
| 第四章 正交VCO的版图设计和后仿真 |
| 4.1 版图设计 |
| 4.1.1 集成电感的设计准则 |
| 4.1.2 电容匹配准则 |
| 4.1.3 MOS晶体管的匹配 |
| 4.1.4 正交VCO的版图 |
| 4.2 正交压控振荡器的后仿真 |
| 4.3 小结 |
| 第五章 正交VCO测试方案 |
| 5.1 测试设备 |
| 5.2 芯片引脚说明 |
| 5.3 测试方案 |
| 5.4 小结 |
| 第六章 总结和展望 |
| 6.1 总结 |
| 6.2 展望 |
| 致谢 |
| 参考文献 |
| 附录 |
| 攻读硕士学位期间发表的论文 |
（10）一种低压低功耗小数分频锁相环设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 选题背景及意义 |
| 1.2 锁相环的研究现状 |
| 1.3 论文的主要研究内容及结构安排 |
| 1.3.1 本文的主要研究内容 |
| 1.3.2 本文的结构安排 |
| 第二章 锁相环系统工作原理及分析 |
| 2.1 锁相环系统结构及原理简介 |
| 2.1.1 整数分频锁相环 |
| 2.1.2 小数分频锁相环 |
| 2.2 锁相环的性能指标 |
| 2.3 锁相环基本模块及其原理分析 |
| 2.3.1 鉴频鉴相器 |
| 2.3.2 电荷泵 |
| 2.3.3 环路滤波器 |
| 2.3.4 压控振荡器 |
| 2.3.5 分频器 |
| 2.4 系统稳定性和噪声分析 |
| 2.4.1 锁相环的S域线性时不变模型 |
| 2.4.2 四阶锁相环环路稳定性分析 |
| 2.4.3 锁相环系统噪声分析 |
| 2.5 本章小结 |
| 第三章 低压低功耗小数分频锁相环设计 |
| 3.1 低压低功耗小数分频锁相环系统设计 |
| 3.2 基于动态电流补偿的低功耗低电流失配电荷泵设计 |
| 3.2.1 传统电荷泵存在的非理想因素 |
| 3.2.2 基于动态电流补偿的低功耗低电流失配电荷泵设计 |
| 3.2.3 低失调运算放大器的设计 |
| 3.2.4 基于动态电流补偿的低功耗开关电路设计 |
| 3.2.5 跨导恒定的轨对轨输入运放设计 |
| 3.3 基于双数字环路控制的低功耗低相位噪声C类VCO设计 |
| 3.3.1 LC压控振荡器的相位噪声 |
| 3.3.2 低电源电压下B类VCO和C类VCO的设计考虑 |
| 3.3.3 基于双数字环路控制的低功耗低相位噪声C类VCO的设计 |
| 3.3.4 失调校准比较器设计 |
| 3.4 分频器设计 |
| 3.4.1 基于环振的注入锁存3分频预分频器设计 |
| 3.4.2 可编程分频器设计 |
| 3.5 数字 ΔΣ 调制器设计 |
| 3.5.1 数字 ΔΣ 调制器的基本结构 |
| 3.5.2 MASH111 结构的DDSM电路实现 |
| 3.6 鉴频鉴相器与环路滤波器设计 |
| 3.6.1 鉴频鉴相器设计 |
| 3.6.2 环路滤波器设计 |
| 3.7 本章小结 |
| 第四章 仿真与测试 |
| 4.1 低压低功耗小数分频锁相环模块电路仿真与测试结果 |
| 4.1.1 双数字环路控制C类VCO芯片的实现与仿真和测试结果 |
| 4.1.2 基于动态电流补偿的低功耗低失配的电荷泵电路仿真结果 |
| 4.1.3 基于环振的注入锁存3分频预分频器仿真结果 |
| 4.1.4 MASH111 结构的数字 ΔΣ 调制器仿真结果 |
| 4.1.5 鉴频鉴相器仿真结果 |
| 4.2 低压低功耗小数分频锁相环芯片的实现与后仿真结果 |
| 4.3 本章小结 |
| 第五章 总结与展望 |
| 5.1 本文工作的总结 |
| 5.2 未来研究方向的展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
四、0.18μm CMOS工艺全集成LC谐振压控振荡器的优化设计（论文参考文献）
- [1]基于TSMC 0.18μm的CMOS频率合成器的设计与验证[D]. 苏浩. 中北大学, 2021(09)
- [2]3GHz低噪声全集成锁相环的设计与实现[D]. 袁昊煜. 电子科技大学, 2021(01)
- [3]低功耗小数分频锁相环频率综合器设计[D]. 陈凌畅. 浙江大学, 2021(01)
- [4]高可靠低噪声频率综合器设计技术研究[D]. 张杨. 中国运载火箭技术研究院, 2020(02)
- [5]基于有源电感和有源变压器的振荡器设计[D]. 张赟. 西安电子科技大学, 2020(05)
- [6]基于130nm SiGe工艺的太赫兹宽调谐信号源的设计[D]. 卢彬清. 东南大学, 2020(01)
- [7]应用于WLAN 802.11b的压控振荡器及高速二分频器设计[D]. 何林. 东南大学, 2020(01)
- [8]C波段频率综合器的环路建模及低相噪VCO的电路设计[D]. 宗嘉. 东南大学, 2020(01)
- [9]应用于WLAN 802.11b的CMOS正交压控振荡器设计[D]. 宋婷. 东南大学, 2020(01)
- [10]一种低压低功耗小数分频锁相环设计[D]. 高少璞. 西安电子科技大学, 2020(05)